home *** CD-ROM | disk | FTP | other *** search
/ STraTOS 1997 April & May / STraTOS 1 - 1997 April & May.iso / CD01 / INTERNET / SITES / RAND / UNSPLIT / text1071.txt < prev    next >
Encoding:
Text File  |  1997-02-06  |  2.8 KB  |  87 lines
  1. > > > To TT-RAM I get 35.9 MB/s read and 16 MB/s write.
  2. > > 
  3. > > That sounds rather low, but see below.
  4. > 
  5. > Esspecially the write-access.
  6.  
  7. Yes, but:
  8.  
  9. > > 16 bit in that case). I guess the '040 might have to read the entire cache
  10. > > line first when writing, though, unless you use move16.
  11.  
  12. > > (Assuming the AB040 does burst, which seems likely.)
  13. > 
  14. > I can't see, why it shouldn't have it. It has a full-spec. 32-bit BUS with 
  15. > the BUS clock being the external CPU clock.
  16.  
  17. Exactly.
  18.  
  19. > > According to Motorola's 680x0 optimization document:
  20. > > Saving/restoring registers:
  21. ...
  22. > > Which suggests that using movem for memory speed test isn't a good idea
  23. > > on that processor. I've no idea how large the difference is, though.
  24. > 
  25. > It's funny that the 68060 doesn't act the same way as the 68040 in that 
  26. > regard.
  27.  
  28. Actually, the '040 is a very funny chip in many ways.
  29. '060 optimization can be quite different:
  30.  
  31. Operations with long immediate values between -128 and 127:
  32.  
  33.    A:   add.l   #20,d1        B:  moveq.l    #20,d0
  34.                                   add.l      d0,d1
  35.  
  36.    68040/xx:     A
  37.    68000/20/60:  B
  38.  
  39. Keep memory operands in registers:
  40.  
  41.    A:  add.l   _var,d1       B:  move.l   _var,d0
  42.        add.l   _var,d2           add.l    d0,d1
  43.                                  add.l    d0,d2
  44.  
  45.    68040:           A (as long as total # of instructions are less)
  46.    68000/20/60/xx:  B
  47.  
  48.  
  49.  
  50. 68040:
  51.    Use as few instructions as possible (even if they are longer)
  52.    Values can be kept in memory
  53.    Avoid pipe-line stalls for some effective addresses
  54.    Avoid subtracts to address registers
  55.  
  56. 68060:
  57.    Use short instructions
  58.    Keep values in registers
  59.    Schedule instructions for superscalar execution
  60.    Inline short functions
  61.  
  62. > > Trying to figure out the instruction timing tables is not simple, but to me
  63. > > it looks like succeding MOVEMs with four registers will take seven cycles
  64. > > each, while four simple MOVEs will only take four cycles.
  65. > > That is, it _might_ be possible to almost double the figures.
  66. > 
  67. > Sounds reasonable enough. And me who always thought that `movem' was always 
  68. > faster than every other move-instruction, no matter what brand of 68xxx CPU.
  69.  
  70. Those seven cycles might be wrong, but at least Motorola clearly states that
  71. four MOVEs should be faster than one four register MOVEM, at least for
  72. stack pre-decrement accesses.
  73.  
  74. It's strange though that Magnus reported cache read/write speeds of around
  75. 130 Mbyte/s, since 4 * 33 _is_ 132.
  76.  
  77. > By the way, I found the reason for my ST-RAM access quotes.
  78.  
  79. I thought something wasn't quite right.  ;-)
  80.  
  81. -- 
  82.   Chalmers University   | Why are these |  e-mail:   rand@cd.chalmers.se
  83.      of Technology      |  .signatures  |            johan@rand.thn.htu.se
  84.                         | so hard to do |  WWW/ftp:  rand.thn.htu.se
  85.    Gothenburg, Sweden   |     well?     |            (MGIFv5, QLem, BAD MOOD)
  86.  
  87.